https://vital.lib.tsu.ru/vital/access/manager/Index ${session.getAttribute("locale")} 5 Обеспечение тестируемости задержек путей при синтезе схем покрытием BDD-графов https://vital.lib.tsu.ru/vital/access/manager/Repository/vtls:000457131 Fri 15 Sep 2017 10:31:08 KRAT ]]>