Достаточно часто цифровые компоненты современных физических систем проектируются с применением схемотехнических решений на основе программируемых логических интегральных схем (FPGA-технология), и такие (встроенные) цифровые компоненты должны быть тщательно протестированы. Предлагается подход к верификации цифровых компонентов физических систем на основе мутационного тестирования. Эталонное описание поведения цифрового компонента на языке логического проектирования мутируется посредством внесения в него наиболее вероятных ошибок, и, в отличие от мутантов в языках программирования высокого уровня, соответствующий тестовый пример эффективно строится на основе сравнения специальных масштабируемых представлений эталона и построенного мутанта с использованием различных систем логического проектирования и верификации.