Синтез схем встроенного контроля на основе метода логического дополнения с предварительным сжатием сигналов рабочих функций

doi:10.17223/19988605/54/12

Эндаумент фонд ТГУ!
Впиши своё имя в историю университета
- Сделать пожертвование -

Add to "Quick Collection"

Description	Size	Format
Синтез схем встроенного контроля на основе метода логического дополнения с предварительным сжатием сигналов рабочих функций	915 KB	Adobe Acrobat PDF	Read	Download
DOI Доступ к ресурсу на сайте издателя			10.17223/19988605/54/12

#схема встроенного контроля

#логическое дополнение

#схема сжатия сигналов

#полностью самопроверяемая структура

#равновесный код "1 из n"

#равновесный код "1 из 3"

#равновесный код "1 из 4"

#равновесный код "2 из 4"

Title: Синтез схем встроенного контроля на основе метода логического дополнения с предварительным сжатием сигналов рабочих функций
Title: The synthesis of integrated check circuits based on the boolean complement method with the preliminary compression of the operating functions signals
Creator: Ефанов, Дмитрий Викторович
|
Сапожников, Валерий Владимирович
|
Сапожников, Владимир Владимирович
|
Осадчий, Герман Владимирович
Date: 2021
DOI: 10.17223/19988605/54/12
Description: Приводится описание разработанного авторами способа синтеза схем встроенного контроля по методу логического дополнения с предварительным сжатием сигналов от выходов объекта диагностирования и последующим контролем полученных сигналов с помощью равновесного кода. При этом использовано схемотехническое решение, позволяющее в блоке коррекции сигналов не преобразовывать один сигнал от одной из пар сжимаемых выходов, а также подключение одного из выходов блока контрольной логики непосредственно к одному из входов тестера. Такое техническое решение хоть и увеличивает на единицу длину контролируемого кодового слова по сравнению с известным решением без использования дополнительного выхода блока контрольной логики, но и позволяет увеличить число обнаруживаемых ошибок на выходах объекта диагностирования. Дается описание предлагаемой структуры организации схемы встроенного контроля по широко известным равновесным кодам «1 из 4» и «2 из 4». Отмечены неоспоримые преимущества применения именно кода «1 из 4» при организации схемы встроенного контроля по предложенному авторами способу. Несмотря на большее число выходов блока контрольной логики тестер кода «1 из 4» имеет более простую структуру, чем тестер кода «1 из 3», взамен которого организуется контроль схем по группам из трех выходов схемы сжатия. Способ легко обобщается на использование равновесных кодов «1 из n», что также показано в статье. Описан метод выбора групп сжимаемых выходов для обеспечения обнаружения ошибок на выходах элемента сжатия, подразумевающий выбор групп независимых выходов для сжатия сигналов от них. Применение разработанного авторами метода позволяет при допустимых аппаратурных затратах (менее аппаратурных затрат при дублировании) синтезировать полностью самопроверяемые схемы встроенного контроля логических устройств автоматики и вычислительной техники.

Relationships: Show Relationship Browser for this Object
collection(s): Журналы ТГУ
Identifier: смотреть в электронном каталоге НБ ТГУ
Type: статьи в журналах
Source: Вестник Томского государственного университета. Управление, вычислительная техника и информатика. 2021. № 54. С. 97-115
Language: rus