Свойства пар тестовых наборов, обнаруживающих неисправности задержек путей в логических схемах VLSI высокой производительности

Add to "Quick Collection"

Description	Size	Format
Свойства пар тестовых наборов, обнаруживающих неисправности задержек путей в логических схемах VLSI высокой производительности	310 KB	Adobe Acrobat PDF	Read	Download

Title: Свойства пар тестовых наборов, обнаруживающих неисправности задержек путей в логических схемах VLSI высокой производительности
Creator: Матросова, Анжела Юрьевна
|
Липский, Валерий Борисович
Contributor: Томский государственный университет Факультет прикладной математики и кибернетики Кафедра программирования
-: Томский государственный университет Факультет прикладной математики и кибернетики Кафедра защиты информации и криптографии
Date: 2015

Relationships: Show Relationship Browser for this Object
collection(s): Факультет прикладной математики и кибернетики (до 01.09.2017 г.)
Identifier: смотреть в электронном каталоге НБ ТГУ
Type: статьи в журналах
Source: Автоматика и телемеханика. 2015. № 4. С. 135-148
Language: rus

Created: 05-11-2015

1018 Visitors

792 Hits

243 Downloads

Факультет прикладной математики и кибернетики (до 01.09.2017 г.) Свойства пар тестовых наборов, обнаруживающих неисправности задержек путей в логических схемах VLSI высокой производительности